このステレオIPコアは，弊社のステレオ計測センサSceneScan Proを駆動するものです．もしFPGAを使用した独自開発製品において，SceneScan Proのステレオ計測性能をご要望であれば，弊社のステレオIPコアのライセンスを取得して使用することができます。

このIPコアは，2枚のモノクロまたはRGB画像を入力としたステレオマッチングを実行します。このIPコアでは，最初に入力画像のレンズ歪やカメラ設置誤差を補正するための画像レクティフィケーション処理(ステレオ画像の平行化)を行います。次に，FPGA処理のために最適化されたセミグローバルマッチング(SGM)ベースの手法でステレオマッチングを実施します。さらに，算出された視差データの精度を向上させるために様々な後処理手法が適用されます。このコアの出力は，サブピクセル精度の密な視差マップ（インバースデプス）であり，AXI4-Stream インターフェスを通じてストリーミングされます。

このステレオIPコアを，Xilinx Zynq や Zynq UltraScale+ SoCsのような共有システムメモリを持つデバイス上でも使いやすくするために， DMA(ダイレクトメモリアクセス)のための補助コアもご用意しております。このDMAコアは，AXI3を通じて入力データを読み込み，前記のステレオIPコアに適したデータストリームに変換します。また，ステレオIPコアからの処理結果を収集してメモリに書き戻します。

これらのFPGAコアにご興味があれば， こちら からお問合せください。

処理構造の概要

• 8ビットまたは12ビットのグレイスケール画像入力
• 8ビットRGBまたはベイヤーパターンを持つカラー画像入力
• AXI4-Stream, AXI4, AXI3 を用いたストリームベースの画像入力
• AXI4-Lite インターフェスを用いた各種パラメータ設定
• 入力画像の最後の画素が読み込まれるよりも前に視差マップ出力を開始
• 様々な画像サイズをサポート
• クリティカルタスク性能向上のための高速クロックによるマルチクロック設計

画像レクティフィケーション（ステレオ画像の平行化）

• 事前に算出された圧縮レクティフィケーションマップによる処理
• サブピクセル精度でのレクティフィケーションのためのバイリニア補間

ステレオマッチング

• セミグローバルマッチング(SGM)アルゴリズムの拡張手法を用いたステレオマッチング
• 設定可能な視差レンジは32～256ピクセル
• 視差オフセットが設定可能
• 小さな視差および大きな視差に対するペナルティ項（P1とP2）が設定可能
• 照明変化やオクルージョンに対するロバスト性向上のための入力画像の前処理

後処理

• サブピクセル最適化
• 設定閾値を用いた視差の一貫性チェック
• 設定閾値を用いた視差のユニーク性チェック
• 補間による視差の穴埋め処理
• ノイズ低減処理
• スペックル削除処理
• テクスチャの弱い画像領域に対するフィルタリング

FPGAステレオ計測用IPコアデータシート (PDF, 1.6MB)

• 
• 
• 
• 
• 
• 
• 
•